标准草案帮助模拟高速互联

　　某标准组织正起草一个技术规范草案，以解决当前信号完整性领域最顽固的一个问题即精确地对5Gbps及更快的互联进行建模。一家供应商已经开始根据I/O Buffer Information Specification (IBIS)的工作推出参考模型。

　　这种称为Bird的应用程序编程接口(API)描述了一种方法，使用可执行文件查询高速互联，而无需知道生产厂家使用的专利是否平等。该API可用于EDA软件工具、硬件测试器，或者二者结合使用。

　　到目前为止，在没有从生产厂家获得其专利技术的所有信息的情况下，工程师没有确切的方法验证速度为5 Gbits/s或者更高的互联模型。在测量这种速度的芯片时，传统的测试通常提供closed eye diagram，因为不知道如何确切地表示生产厂家的专利平等。

　　芯片供应商通常提供其部件的软件模型，但是其格式多样，且通常互不兼容。这样使OEM工程师几乎不可能对使用来自多家供应商的芯片的高速系统进行精确模拟。

　　对于制造高速路由器和交换机的工程师而言，这个问题尤其尖锐。随着5Gbps PCI Express规范的出现，这个问题可能扩展到范围更大的计算机和外设制造商。

　　IBIS Advanced Technology Modeling技术小组对这个问题已经研究了两年多。在日前召开的会议上，小组同意Bird API草案已经相当完善，能够用于生成参考模型。Signal Integrity Software公司首先推出这样的模型。

　　SiSoft的业务发展经理Todd Westerhoff表示：“这些模型能够每分钟对一百万位数据进行建模。模拟commercial equalization和时钟恢复方案需要上百万的数据，因此性能完全足够。”

　　IBIS小组希望根据创建和使用这样的模型对API进行调试。如果一切顺利，小组可能在9月将最后的API提交批准。

　　这个过程也并不完全顺利。参与这个工作的一位顾问人士告诉EE Times，Agilent正与一家大型的芯片制造商(据信为IBM)合作开发另一种方法。这两家公司可能在9月份在中国的IBIS会议上推出这种方法。

　　Cadence Design Systems公司的工程师是此API工作的主要力量，其名称来自Buffer Issue Resolution Documents，其中的部分文档产生于1990年代。Cadence在今年年初的DesignCon会议上使用IBM的6 Gbps串行器/解串器演示了这种方法。